電話：81 3-6863-5366
1c DRAMのレートは50%を突破しますか?サムスンHB
市場では、三星(サムスン)電子が10ナノ級第6世代1 cdram制のコースを突破した良率の敷居を突破し、50を超え、第6世代hbm4を導入し、半年規模で生産する計画だ」と述べた。
1c DRAMの工程ノードは約11 ~ 12ナノメートルで、10ナノメートル級の第6世代です。1cは、現在主流となっている第4世代(1a、約14nm)や第5世代(1b、約12 ~ 13nm)のDRAMに比べて、より高密度で低消費電力で、結晶粒の厚さも薄くなっているため、HBM4でより多くの層のメモリを積むことができ、容量と周波数幅密度が大幅に向上しています。
現在、HBM市場はSKハイニックスとマイクロンが主導しています。SKハイニックスは1b DRAMプロセスをベースにしたHBM4の試作品を先に出荷し、HBM3E(第5世代HBM)の8層と12層の市場を掌握し、マイクロンはそれに追いつきました。三星はやや遅れて、AIメモリー市場でのシェアに挑戦しています。
このようなムードを反転させるため、三星は昨年から1c dラム開発に力を入れており、設計はファン・サンジュンdラム開発室長が主導している。同氏は,1c DRAMの性能やレートが未達になっている根本的な原因が初期の設計アーキテクチャにあることを指摘し,「設計段階から徹底的に修正しないと前に進まない」と強調しました。当初は設計チームと製造部門の連携が不十分だったため、難航していたといいます。今回、トップが設計プロセスの調整に乗り出したのも、三星の技術トップへの復帰への決意が反映されたものとみられます。
三星も積極的なマーケティング攻勢を展開しています。下半期にはHBM4のサンプル出荷を計画しており、「客制化HBM」を新たな戦略の柱として強調しています。HBM4は、ロジックチップ(logic die)とDRAMスタックを統合し、ファウンドリで全体アーキテクチャを最適化することで、アプリケーションニーズに応じた高効率ソリューションを提供します。全体的な性能と統合の柔軟性を強化するため、サムスン電子も自社で開発した4ナノプロセスを導入し、HBM4のスタック下部に搭載される論理チップ(logic die)を量産しています。
特に韓国メディア「The Bell」によると、1c DRAMの歩留まりを持続的に向上させることができれば、競合他社との差を縮めることができるだけでなく、AIや高効率演算市場への供給能力や顧客の信頼性を強化できるとしています。